Загрузка программных средств разработки

СнК подсемейства Arria V ST

Ресурсы СнК Arria V ST

  Arria V ST (напряжение питания ядра 1.1 В) (1)
5ASTD3 5ASTD5
Ресурсы Кол-во адаптивных логических модулей 132 075 174 340
Кол-во эквивалентных логических элементов, тысяч 350 462
Кол-во триггеров 528 300 697 360
Кол-во блоков встроенного ОЗУ M10K 1 729 2 282
Объем встроенного ОЗУ M10K (кбит) 17 288 22 820
Объем памяти MLAB (кбит) 2 014 2 658
Кол-во DSP-блоков переменной точности 809 1 068
Кол-во умножителей
18 x 18
1 618 2 186
Архитектурные особенности Аппаратный процессорный блок (ARM Cortex-A9) Двухъядерный Двухъядерный
Кол-во глобальных тактовых линий 16
Кол-во блоков PLL массива программируемой логики (2) 10 14
Кол-во блоков PLL аппаратного процессорного блока (2) 3 3
Размер конфигурационного файла (Мбит) (3) н/о н/о
Защита проекта от копирования Есть
Подсистема ввода-вывода Поддерживаемые уровни напряжения ввода-вывода (В) 1.2, 1.5, 1.8, 2.5, 3.0, 3.3 (4)
Поддерживаемые стандарты ввода-вывода LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I and II), SSTL-2 (I and II), 1.2-V HSTL (I and II), 1.5-V HSTL (I and II), 1.8-V HSTL (I and II)
Кол-во передатчиков LVDS (TX) 120 120
Кол-во приемников LVDS (RX) 120 120
Встроенные цепи динамического выравнивания фаз (DPA) Есть
Встроенные терминирующие резисторы (OCT) Последовательные и дифференциальные
Программируемая нагрузочная способность выходов Есть
Кол-во трансиверов со скоростью передачи
10.3125 Гбит/с
6 6
Кол-во трансиверов со скоростью передачи
6.375 Гбит/с
30 30
Кол-во аппаратных контроллеров PCIe
(Gen2 x 4 lane)
2 2
Максимальное кол-во линий ввода-вывода массива программируемой логики 528 528
Максимальное кол-во линий ввода-вывода аппаратного процессорного блока 216 216
Кол-во аппаратных контроллеров внешней памяти массива программируемой логики (5) 3 3
Кол-во контроллеров внешней памяти апаратного процессорного блока (5) 1 1
Поддерживаемые интерфейсы внешней памяти DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, LPDDR2 (6), SDR

(1) Все данные - предварительные.
     назад
(2) Общее кол-во блоков PLL, включающее блоки fPLL общего назначения и блоки fPLL трансиверов.
     назад
(3) Данные будут определены позднее.
     назад
(4) Для совместимости с уровнем 3.3 В требуется напряжение питания ввода-вывода 3.0 В.
     назад
(5) Аппаратные контроллеры внешней памяти имеют средства 16- и 32-битной коррекции ошибок (ECC).
     назад
(6) Данный интерфейс внешней памяти не поддерживаются текущей библиотекой IP-ядер Altera.
     назад


Типы корпусов и количество линий ввода-вывода СнК Arria V SX/ST

Тип корпуса FBGA (F) (1)
Кол-во выводов 896 1152 1517
Габариты корпуса (мм) 31 x 31 35 x 35 40 x 40
Расстояние между соседними выводами (мм) 1.0 1.0 1.0
5ASXB3 178 / 216
12 / 0
350 / 216
18 / 0
528 / 216
30 / 0
5ASXB5 178 / 216
12 / 0
350 / 216
18 / 0
528 / 216
30 / 0
5ASTD3 178 / 216
6 / 2
350 / 216
12 / 2
528 / 216
12 / 6
5ASTD5 178 / 216
6 / 2
350 / 216
12 / 2
528 / 216
12 / 6

(1) Все данные - предварительные.
     назад
Верхние значения - кол-ва пользовательских линий ввода-вывода массива программируемой логики и аппаратного процессорного блока соответственно;
нижние значения - кол-ва трансиверных каналов 6.375 Гбит/с и 10.3125 Гбит/с соответственно.
— Возможность вертикальной миграции

© All rights reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.

Создание сайта
ОлевМедиа, 2012