Загрузка программных средств разработки

СБИС ПЛ подсемейства Arria V GT


Ресурсы СБИС ПЛ Arria V GT

Поддерживаемые интерфейсы внешней памяти

  Arria V GT (напряжение питания ядра 1.1 В, 1.15 В) (1)
5AGTC3 5AGTC7 5AGTD3 5AGTD7
Ресурсы Кол-во адаптивных логических модулей 58 900 91 680 136 880 190 240
Кол-во эквивалентных логических элементов, тысяч 156 242 362 504
Кол-во триггеров 235 600 366 720 547 520 760 960
Кол-во блоков встроенного ОЗУ M10K 1 051 1 366 1 726 2 414
Объем встроенного ОЗУ (кбит) 10 510 13 660 17 260 24 140
Объем памяти MLAB (кбит) 961 1 448 2 098 2 906
Кол-во DSP-блоков переменной точности 396 800 1 045 1 156
Кол-во умножителей
18 x 18
792 1 600 2 090 2 312
Архитектурные особенности Кол-во глобальных тактовых линий 16
Кол-во блоков PLL (2) 10 12 12 16
Размер конфигурационного файла (Мбит) (3) н/о н/о н/о н/о
Защита проекта от копирования Есть
Подсистема ввода-вывода Поддерживаемые уровни напряжения ввода-вывода (В) 1.2, 1.5, 1.8, 2.5, 3.0, 3.3 (4)
Поддерживаемые стандарты ввода-вывода LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I and II), SSTL-2 (I and II), 1.2-V HSTL (I and II), 1.5-V HSTL (I and II), 1.8-V HSTL (I and II)
Кол-во передатчиков LVDS (TX) 68 120 160 160
Кол-во приемников LVDS (RX) 80 136 176 176
Встроенные цепи динамического выравнивания фаз (DPA) Есть
Встроенные терминируюшие резисторы (OCT) Последовательные и дифференциальные
Программируемая нагрузочная способность выходов Есть
Кол-во трансиверов со скоростью передачи
10.3125 Гбит/с (5)
4 8 12 206
Кол-во трансиверов со скоростью передачи
6.375 Гбит/с (5)
3 6 6 6
Кол-во аппаратных контроллеров PCIe
(Gen2 x 4 lane)
1 2 2 2
Кол-во аппаратных контроллеров внешней памяти (6) 2 4 4 4
Поддерживаемые интерфейсы внешней памяти DDR3, DDR2, DDR II+ (7), QDR II, QDR II+, RLDRAM II, LPDDR (7), LPDDR2 (7)

(1) Все данные - предварительные.
     назад
(2) Общее кол-во блоков PLL, включающее блоки fPLL общего назначения и блоки fPLL трансиверов.
     назад
(3) Данные будут определены позднее.
     назад
(4) Для совместимости с уровнем 3.3 В требуется напряжение питания ввода-вывода 3.0 В.
     назад
(5) Одна пара трансиверных каналов 10.3125 Гбит/с может быть сконфигурирована как три трансиверных канала 6.375 Гбит/с.
     назад
(6) Аппаратные контроллеры внешней памяти имеют средства 16- и 32-битной коррекции ошибок (ECC).
     назад
(7) Данные интерфейсы внешней памяти не поддерживаются текущей библиотекой IP-ядер Altera.
     назад
— Возможность вертикальной миграции


Типы корпусов и количество линий ввода-вывода СБИС ПЛ Arria V GX/GT

Типы корпусов FBGA (F) (1)
Кол-во выводов 672 896 1152 1517
Габариты корпуса (мм) 27 x 27 31 x 31 35 x 35 40 x 40
Расстояние между соседними выводами (мм) 1.0 1.0 1.0 1.0
5AGXA1 336
9
0
(2)
416
9
0
(2)
320
9
0
   
5AGXA3 336
9
0
(2)
416
9
0
(2)
320
9
0
   
5AGXA5 336
9
0
384
18
0
320
9
0
544
24
0
 
5AGXA7 336
9
0
384
18
0
320
9
0
544
24
0
 
5AGXB1   384
18
0
320
9
0
544
24
0
704
24
0
5AGXB3   384
18
0
320
9
0
544
24
0
704
24
0
5AGXB5       544
24
0
704
36
0
5AGXB7       544
24
0
704
36
0
5AGTC3 336
3
4
(2)
416
3
4
(2)
320
3
4
   
5AGTC7   384
6
8
320
3
4
544
6
12
 
5AGTD3   384
6
8
320
3
4
544
6
12
704
6
12
5AGTD7       544
6
12
704
6
20

(1) Все данные - предварительные.
     назад
(2) Возможность миграции между микросхемами подсемейств Arria V GX и Arria V GT.
     назад
Верхнее значение - кол-во пользовательских линий ввода-вывода; среднее значение - кол-во трансиверных каналов 6.375 Гбит/с; нижнее значение - кол-во трансиверных каналов 10.3125 Гбит/с.
Одна пара трансиверных каналов 10.3125 Гбит/с может быть сконфигурирована как три трансиверных канала 6.375 Гбит/с.
— Возможность вертикальной миграции

© All rights reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.

Создание сайта
ОлевМедиа, 2012