Загрузка программных средств разработки

Язык Verilog и SystemVerilog - для описания синтезируемых устройств и моделирования

Продолжительность курса: 24 часа.

Описание курса

В курсе «Язык Verilog и SystemVerilog - для описания синтезируемых устройств и моделирования» слушатели знакомятся с языками описания аппаратных средств (Verilog/SystemVerilog); методологией их использования для эффективной реализации цифровых устройств;правилами описания цифровых блоков для целевой элементной базы FPGA, обеспечивающими надежное функционирование; принципами и правилами построения планов тестирования. Результаты синтеза анализируются средствами пакета Quartus Prime.

Полученные теоретические знания подкрепляются лабораторными работами, в рамках которых слушатели на практике отрабатывают приемы использования языковых конструкций Verilog и моделирования.

Требуемые навыки

Для успешного прохождения курса слушатели должны иметь следующие навыки:

  • Знание основ проектирования цифровых устройств.
  • Опыт работы с персональным компьютером и операционной системой Windows.
  • Иметь опыт работы с пакетом Quartus Prime, либо пройти курс "Проектирование в пакете Quartus Prime".

Основные разделы курса

1. Введение в языки описания аппаратуры

История языка VerilogHDL / SystemVerilog.
Термины;
Процедура проектирования;
Числа;
Группы типов данных;
Модуль.

2. Вектор и Массив; Операторы;

Вектор и Массив;
Операторы (типы, примеры);
Индексирование и обращение к элементам векторов и массивов.

3. Процедурные блоки

Два типа процедурных блоков;
Выполнение процедурных блоков;
Управление событиями Event Control;
Два типа RTL процессов;
Поведенческие операторы.

4. Управление событиями

Задержка (Delay)в процедурных назначениях;
Inter-Assignment DelayControl;
Intra-AssignmentDelayControl;
Типы процедурных назначений.

5. Описание комбинационных схем

Описание типичных операционных узлов (сумматор, мультиплексор, демультиплексор, шифратор, дешифратор, компаратор и т.п.).

6. Описание устройств с памятью

Описание триггера;
Описание регистра;
Описание счетчиков (двоичных, двоично-десятичных, с произвольным модулем счета).

7. Правила проектирования синхронных устройств

Правила проектирования синхронных устройств;
Оптимизация Verilog описания (Симметрирование операторов; Конвейеризация; Совместное использование ресурсов).

8. Иерархическое проектирование

Функции и задачи;
Структурное описание;
Параметры; Создание параметризированных описаний типичных операционных устройств и схем с памятью.

Дистрибуция электронных компонентов www.efo.ru

Конструктивы и корпуса РЭА
www.korpusa.ru

Микроконтроллеры
www.mymcu.ru

Электротехническая продукция www.efo-electro.ru

Источники питания
www.powel.ru

Мир беспроводных решений
www.wless.ru

Волоконно-оптические компоненты www.infiber.ru

Профессиональные усилители класса D www.sound-power.ru

Датчики и первичные преобразователи www.efo-sensor.ru

Кварцевые резонаторы и генераторы www.golledge.ru

Силовая электроника
www.efo-power.ru

Контрольно-измерительные приборы www.efometry.ru

Компоненты для промавтоматики www.efomation.ru

© All rights reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.

Создание сайта
ОлевМедиа, 2012