Загрузка программных средств разработки
Главная / Продукция / Микросхемы / СБИС ПЛ серии Stratix / семейство Stratix V /

СБИС ПЛ подсемейства Stratix V GT


Ресурсы СБИС ПЛ Stratix V GT

  Stratix V GT (напряжение питания ядра 0.85 В/0.9 В) (1)
5SGTC5 5SGTC7
Ресурсы Кол-во адаптивных логических элементов 160 400 234 720
Кол-во эквивалентных логических элементов, тысяч 425 622
Кол-во триггеров 641 600 938 880
Кол-во блоков встроенного ОЗУ M20K 2 304 2 560
Объем встроенного ОЗУ M20K (Мбит) 45 50
Объем памяти MLAB (Мбит) 4.9 7.16
Кол-во DSP-блоков переменной точности 256 256
Кол-во умножителей 18 x 18 512 512
Архитектурные особенности Кол-во глобальных тактовых линий 16
Кол-во региональных тактовых линий 92
Защита проекта от копирования Есть
Поддержка миграции в HardCopy Для выяснения возможности миграции обращаться в службу технической поддержки Altera
Подсистема ввода-вывода Поддерживаемые уровни напряжения ввода-вывода  (В) 1.2, 1.5, 1.8, 2.5, 3.3 (2)
Поддерживаемые стандарты ввода-вывода LVTTL, LVCMOS, PCI™, PCI-X™, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential  SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-5, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I and II), SSTL-2 (I and II), 1.2-V  HSTL (I and II), 1.5-V  HSTL (I and II), 1.8-V  HSTL (I and II)
Кол-во приемопередатчиков LVDS  (RX/TX) 150 150
Встроенные цепи динамического выравнивания фаз (DPA ) Есть
Встроенные терминирующие резисторы (OCT) Последовательные, параллельные и дифференциальные
Кол-во трансиверов со скоростью передачи 28.05 Гбит/с 4 4
Кол-во трансиверов со скоростью передачи 14.1 Гбит/с 32 32
Кол-во аппаратных контроллеров PCIe (Gen3) 1 1
Поддерживаемые интерфейсы внешней памяти DDR3, DDR2, QDR II, QDR II+, RLDRAM II, RLDRAM III

(1) Все данные - предварительные.
     назад
(2) Для совместимости с уровнем 3.3 В требуется напряжение питания ввода-вывода 3.0 B.
     назад


Типы корпусов и количество линий ввода-вывода СБИС ПЛ Stratix V

Тип корпуса FBGA (F)
Кол-во выводов 780 1152 1152 1517 1517 1760 1932
Габариты корпуса (мм) 29 х 29 35 х 35 35 х 35 40 х 40 40 х 40 42.5 х 42.5 45 х 45
Расстояние между соседними выводами (мм) 1.0 1.0 1.0 1.0 1.0 1.0 1.0
5SGSD3 360
90
12
(1)		 432
108
24		          
5SGSD4 360
90
12
(1)		 432
108
24		   696
174
36		      
5SGSD5   552
138
24		   696
174
36		      
5SGSD6       696
174
36		     840
210
48
5SGSD8       696
174
36		     840
210
48
5SGXA3 360
90
12
(1)		 432
108
24		 432
108
36		 696
174
36		      
5SGXA4   552
138
24		 432
108
36		 696
174
36		      
5SGXA5   552
138
24		 432
108
36		 696
174
36		 600
150
48		   840
210
48
5SGXA7   552
138
24		 432
108
36		 696
174
36		 600
150
48		   840
210
48
5SGXA9       696
174
36
(2)		     840
210
48
5SGXAB       696
174
36
(2)		     840
210
48
5SGXB5       432
108
66		   600
150
66		  
5SGXB6       432
108
66		   600
150
66		  
5SGXB9           600
150
662		  
5SGXBB           600
150
662		  
5SGTC5         600
150
36
(3)		    
5SGTC7         600
150
36
(3)		    
5SEE9       696
174
0
(2)		     840
210
0
5SEEB       696
174
0
(2)		     840
210
0

(1) Тип корпуса Hybrid FBGA (технология сборки flip chip): габариты корпуса 33 x 33 мм, расстояние между соседними выводами 1.0 мм.
     назад
(2)Тип корпуса Hybrid FBGA (технология сборки flip chip): габариты корпуса 45 x 45 мм, расстояние между соседними выводами 1.0 мм.
     назад
(3) Возможность миграции между микросхемами подсемейств Stratix V GX и Stratix V GT (неиспользуемые каналы трансиверов подключаются к "земле" или к шине питания).
     назад
Верхнее значение - кол-во пользовательских линий ввода-вывода; среднее значение - кол-во каналов LVDS; нижнее значение - кол-во высокоскоростных трансиверных каналов.
— Возможность вертикальной миграции

© All rights reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.

Создание сайта
ОлевМедиа, 2012