Загрузка программных средств разработки

СБИС ПЛ подсемейства Stratix V GS


Ресурсы СБИС ПЛ Stratix V GS

  Maximum Resource Count for Stratix V GS FPGAs (0.85 V/0.9 V) (1)
5SGSD3 5SGSD4 5SGSD5 5SGSD6 5SGSD8
Ресурсы Кол-во адаптивных логических модулей 89 000 135 840 172 600 220 000 262 400
Кол-во эквивалентных логических элементов, тысяч 236 360 457 583 695
Кол-во триггеров 356 000 543 360 690 400 880 000 1 049 600
Кол-во блоков встроенного ОЗУ M20K 688 957 2 014 2 320 2 567
Объем встроенного ОЗУ M20K (Мбит) 13 19 39 45 50
Объем памяти MLAB (Мбит) 2.72 4.15 5.27 6.71 8.01
Кол-во DSP-блоков переменной точности 600 1 044 1 590 1 775 1 963
Кол-во умножителей 18 x 18 1 200 2 088 3 180 3 550 3 926
Архитектурные особенности Кол-во глобальных тактовых линий 16
Кол-во региональных тактовых линий 92
Защита проекта от копирования Есть
Поддержка миграции в HardCopy Есть
  Поддерживаемые уровни напряжения ввода-вывода (В) 1.2, 1.5, 1.8, 2.5, 3.3 (2)
Поддерживаемые стандарты ввода-вывода LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential  SSTL-2, Differential HSTL-12, Differential HSTL-5, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I and II), SSTL-2 (I and II), 1.2-V  HSTL (I and II), 1.5-V  HSTL (I and II), 1.8-V  HSTL (I and II)
Кол-во каналов LVDS
(RX/TX)
108 174 174 210 210
Встроенные цепи динамического выравнивания фаз (DPA) Есть
Встроенные терминирующие резисторы (OCT) Последовательные, параллельные и дифференциальные
Кол-во трансиверов со скоростью передачи
14.1 Гбит/с
24 36 36 48 48
Кол-во аппаратных контроллеров PCIe (Gen3) 1 1 1 2 2
Поддерживаемые интерфейсы внешней памяти DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM III

(1) Все данные - предварительные.
     назад
(2) Для совместимости с уровнем 3.3 В требуется напряжение питания ввода-вывода 3.0 B.
     назад


Типы корпусов и количество линий ввода-вывода СБИС ПЛ Stratix V

Тип корпуса FBGA (F)
Кол-во выводов 780 1152 1152 1517 1517 1760 1932
Габариты корпуса (мм) 29 х 29 35 х 35 35 х 35 40 х 40 40 х 40 42.5 х 42.5 45 х 45
Расстояние между соседними выводами (мм) 1.0 1.0 1.0 1.0 1.0 1.0 1.0
5SGSD3 360
90
12
(1)
432
108
24
         
5SGSD4 360
90
12
(1)
432
108
24
  696
174
36
     
5SGSD5   552
138
24
  696
174
36
     
5SGSD6       696
174
36
    840
210
48
5SGSD8       696
174
36
    840
210
48
5SGXA3 360
90
12
(1)
432
108
24
432
108
36
696
174
36
     
5SGXA4   552
138
24
432
108
36
696
174
36
     
5SGXA5   552
138
24
432
108
36
696
174
36
600
150
48
  840
210
48
5SGXA7   552
138
24
432
108
36
696
174
36
600
150
48
  840
210
48
5SGXA9       696
174
36
(2)
    840
210
48
5SGXAB       696
174
36
(2)
    840
210
48
5SGXB5       432
108
66
  600
150
66
 
5SGXB6       432
108
66
  600
150
66
 
5SGXB9           600
150
662
 
5SGXBB           600
150
662
 
5SGTC5         600
150
36
(3)
   
5SGTC7         600
150
36
(3)
   
5SEE9       696
174
0
(2)
    840
210
0
5SEEB       696
174
0
(2)
    840
210
0

(1) Тип корпуса Hybrid FBGA (технология сборки flip chip): габариты корпуса 33 x 33 мм, расстояние между соседними выводами 1.0 мм.
     назад
(2)
Тип корпуса Hybrid FBGA (технология сборки flip chip): габариты корпуса 45 x 45 мм, расстояние между соседними выводами 1.0 мм.
     назад
(3) Возможность миграции между микросхемами подсемейств Stratix V GX и Stratix V
GT (неиспользуемые каналы трансиверов подключаются к "земле" или к шине питания).
     назад
Верхнее значение - кол-во пользовательских линий ввода-вывода; среднее значение - кол-во каналов LVDS; нижнее значение - кол-во высокоскоростных трансиверных каналов.
— Возможность вертикальной миграции

© All rights reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.

Создание сайта
ОлевМедиа, 2012