Главная / Продукция / Микросхемы / СБИС ПЛ серии Stratix / семейство Stratix IV /

СБИС ПЛ подсемейства Stratix IV GT

Ресурсы СБИС ПЛ Stratix IV GT
Типы корпусов и кол-во линий ввода-вывода СБИС ПЛ Stratix IV GT
Описание семейства Stratix IV
Наличие на складе ЭФО

Ресурсы СБИС ПЛ Stratix IV GT

		Stratix IV GT (напряжение питания ядра 0.95 В) ⁽¹⁾
		EP4S40G2	EP4S40G5	EP4S100G2	EP4S100G3	EP4S100G4	EP4S100G5
Ресурсы	Кол-во адаптивных логических модулей	91 200	212 480	91 200	116 480	141 440	212 480
	Кол-во эквивалентных логических элементов, тысяч	228	531	228	291	354	531
	Кол-во триггеров ⁽²⁾	182 400	424 960	182 400	232 960	282 880	424 960
	Кол-во блоков встроенного ОЗУ M9K	1 235	1 280	1 235	936	1 248	1 280
	Кол-во блоков встроенного ОЗУ M144K	22	64	22	36	48	64
	Объем памяти MLAB (кбит)	2 850	6 640	2 850	3 640	4 420	6 640
	Объем встроенного ОЗУ (кбит)	14 283	20 736	14 283	13 608	18 144	20 736
	Кол-во умножителей 18 x 18	1 288	1 024	1 288	832	1 024	1 024
Архитектурные особенности	Кол-во глобальных цепей тактирования	16
	Кол-во региональных цепей тактирования	64	88	64	88	88	88
	Кол-во периферийных цепей тактирования	88	112	88	112	112	112
	Кол-во PLL	8	8	8	12	12	12
	Защита проекта от копирования	Есть
	Поддержка миграции в HardCopy	Нет
	Размер конфигурационного файла (Мбит)	95	172	95	172	172	172
	Прочее	Встроенные средства обеспечения целостности сигналов, управление энергопотреблением (технология Programmable Power)
Подсистема ввода-вывода	Поддерживаемые уровни напряжения ввода-вывода (В)	1.2, 1.5, 1.8, 2.5, 3.3 ⁽³⁾
	Поддерживаемые стандарты ввода-вывода	LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential SSTL-15, Differential SSTL-18, Differential SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I and II), SSTL-2 (I and II), 1.2-V HSTL (I and II), 1.5-V HSTL (I and II), 1.8-V HSTL (I and II)
	Кол-во эмулируемых каналов LVDS	192	256	192	256	256	256
	Кол-во каналов LVDS (RX/TX)	46
	Встроенные цепи динамического выравнивания фаз (DPA)	Есть
	Встроенные терминирующие резисторы (OCT)	Последовательные, параллельные и дифференциальные
	Кол-во трансиверов со скоростью передачи 11.3 Гбит/с ⁽⁴⁾	12	12	24	24	24	32
	Кол-во трансиверов со скоростью передачи 8.5 Гбит/с ⁽⁴⁾	12	12	0	8	8	0
	Кол-во трансиверов со скоростью передачи 6.5 Гбит/с ⁽⁴⁾	12	12	12	16	16	16
	Кол-во аппаратных контроллеров PCIe	2	2	2	4	4	4
	Поддерживаемые интерфейсы внешней памяти	DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, SDR

(1) Доступны только в индустриальном исполнении (температурный диапазон от 0°C до 100°C).
     назад
(2) При использовании адаптивных логических модулей в режиме LUTREG количество триггеров может увеличиться на 50%.
     назад
(3) Для совместимости с уровнем 3.3 В требуется напряжение питания ввода-вывода 3.0 В.
     назад
(4) Общее кол-во трансиверов в микросхеме является суммой количеств трансиверов со скоростями передачи 11.3 Гбит/с, 8.5 Гбит/с и 6.5 Гбит/с.
     назад

Типы корпусов и количество линий ввода-вывода СБИС ПЛ Stratix IV GT

Тип корпуса	FBGA (F)
Кол-во выводов	1517	1932
Габариты корпуса (мм)	40 x 40	45 x 45
Расстояние между соседними выводами (мм)	1.0	1.0
EP4S40G2	646 12 / 12 / 12
EP4S40G5	646 ⁽¹⁾ 12 / 12 / 12
EP4S100G2	646 24 / 0 / 12
EP4S100G3		769 24 / 8 / 16
EP4S100G4		769 24 / 8 / 16
EP4S100G5	646 ⁽¹⁾ 24 / 0 / 12	769 32 / 0 / 16

(1) Тип корпуса Hybrid FBGA (технология сборки flip chip): габариты корпуса 42.5 x 42.5 мм, расстояние между соседними
выводами 1.0 мм.
назад
Верхнее значение - кол-во пользовательских линий ввода-вывода;
нижние значения - кол-ва трансиверных каналов со скоростями передачи 11.3 Гбит/с, 8.5 Гбит/с и 6.5 Гбит/с соответственно.
— Возможность вертикальной миграции

Создание сайта
ОлевМедиа, 2012