Загрузка программных средств разработки
Главная / Продукция / Микросхемы / СБИС ПЛ серии Stratix / семейство Stratix III /

СБИС ПЛ подсемейства Stratix III L


Ресурсы СБИС ПЛ Stratix III L

  Stratix III L(напряжение питания ядра 1.1 В, 0.9 В)
EP3SL50 EP3SL70 EP3SL110 EP3SL150 EP3SL200 EP3SL340
Ресурсы Кол-во адаптивных логических модулей 19 000 27 000 42 600 56 800 79 560 135 200
Кол-во эквивалентных логических элементов, тысяч 47.5 67.5 107.5 143 199 338
Кол-во триггеров (1) 38 000 54 000 85 200 113 600 159 120 270 400
Кол-во блоков встроенного ОЗУ M9K 108 150 275 355 468 1 040
Кол-во блоков встроенного ОЗУ M144K 6 6 12 16 36 48
Объем памяти MLAB (кбит) (2) 297 422 672 891 1 250 2 110
Объем встроенного ОЗУ (кбит) 1 836 2 214 4 203 5 499 9 396 16 272
Кол-во умножителей
18 x 18		 216 288 288 384 576 576
Архитектурные особенности Кол-во глобальных цепей тактирования 16
Кол-во региональных цепей тактирования 48 48 48 48 88 88
Кол-во периферийных цепей тактирования 104 104 208 208 208 208
Кол-во блоков PLL 4 4 8 8 12 12
Защита проекта от копирования Есть
Размер конфигурационного файла (Мбит) 22 22 47 47 66 120
Поддержка миграции в HardCopy Есть
Прочее Управление энергопотреблением (технология Programmable Power)
Подсистема ввода-вывода Поддерживаемые уровни напряжения ввода-вывода (В) 1.2, 1.5, 1.8, 2.5, 3.3
Поддерживаемые стандарты ввода-вывода LVDS, LVPECL, Differential SSTL-18, Differential SSTL-2, Differential HSTL, SSTL-18 (I and II), SSTL-15 (I and II), SSTL-2 (I and II), 1.5-V HSTL (I and II), 1.8-V HSTL (I and II), PCI, PCI-X 1.0, LVTTL, LVCMOS
Кол-во эмулируемых каналов LVDS 56 56 88 88 112 137
Кол-во каналов LVDS (RX/TX) 56 56 88 88 112 132
Встроенные цепи динамического выравнивания фаз (DPA) Есть
Встроенные терминирующие резисторы (OCT) Последовательные, параллельные и дифференциальные
Поддерживаемые интерфейсы внешней памяти DDR3, DDR2, DDR, QDR II, RLDRAM II, SDR

(1) При использовании адаптивных логических модулей в режиме LUTREG количество триггеров может увеличиться на 50%.
     назад
(2) Объем памяти MLAB при использовании ее в режиме ПЗУ в два раза больше, чем при использовании в режиме ОЗУ.
     назад


Типы корпусов и количество линий ввода-вывода СБИС ПЛ Stratix III

Семейство СБИС ПЛ Тип корпуса FBGA (F)
Кол-во выводов 484 780 1152 1517 1760
Габариты корпуса (мм) 23 x 23 29 x 29 35 x 35 40 x 40 42.5 x 42.5
Расстояние между
соседними выводами (мм)		 1.0 1.0 1.0 1.0 1.0
Stratix IV E EP4SE820     736 (3) 960 (3) 1104
EP4SE530     736 (3) 960 (3) 960
EP4SE360   480 (2) 736    
EP4SE230   480      
Stratix III E (1) EP3SE260 (3)   480 (2) 736 960  
EP3SE110   480 736    
EP3SE80   480 736    
EP3SE50 288 480      
Stratix III L (1) EP3SL340     736 (3) 960 1104
EP3SL200   480 (2) 736 960  
EP3SL150   480 736    
EP3SL110   480 736    
EP3SL70 288 480      
EP3SL50 288 480      

(1) Указанное кол-во линий ввода-вывода не включает специализированные тактовые входы, которые могут использоваться и как входы данных.
     назад
(2) Тип корпуса Hybrid FBGA (технология сборки flip chip): габариты корпуса 35 x 35 мм, расстояние между соседними выводами 1.0 мм.
     назад
(3) Тип корпуса Hybrid FBGA (технология сборки flip chip): габариты корпуса 42.5 x 42.5 мм, расстояние между соседними
выводами 1.0 мм.
     назад
— Возможность вертикальной миграции

© All rights reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.

Создание сайта
ОлевМедиа, 2012