Загрузка программных средств разработки
Главная / Продукция / Микросхемы / СБИС ПЛ серии Arria / семейство Arria V /

СБИС ПЛ подсемейства Arria V GX

Ресурсы СБИС ПЛ Arria V GX

  Arria V GX (напряжения питания ядра 1.1 В, 1.15 В) (1)
5AGXA1 5AGXA3 5AGXA5 5AGXA7 5AGXB1 5AGXB3 5AGXB5 5AGXB7
Ресурсы Кол-во адаптивных логических модулей 28 302 58 900 71 698 91 680 113 208 136 880 158 491 190 240
Кол-во эквивалентных логических элементов, тысяч 75 156 190 242 300 362 420 504
Кол-во триггеров 113 208 235 600 286 792 366 720 452 832 547 520 633 964 760 960
Кол-во блоков встроенного ОЗУ M10K 800 1 051 1 180 1 366 1 510 1 726 2 054 2 414
Объем встроенного ОЗУ (кбит) 8 000 10 510 11 800 13 660 15 100 17 260 20 540 24 140
Объем памяти MLAB (кбит) 463 961 1 173 1 448 1 852 2 098 2 532 2 906
Кол-во DSP-блоков переменной точности 240 396 600 800 920 1 045 1 092 1 156
Кол-во умножителей
18 x 18		 480 792 1 200 1 600 1 840 2 090 2 184 2 312
Архитектурные особенности Кол-во глобальных тактовых линий 16
Кол-во блоков PLL (2) 10 10 12 12 12 12 16 16
Размер конфигурационного файла (Мбит) (3) н/о н/о н/о н/о н/о н/о н/о н/о
Защита проекта от копирования Есть
Подсистема ввода-вывода Поддерживаемые уровни напряжения ввода-вывода (В) 1.2, 1.5, 1.8, 2.5, 3.0, 3.3 (4)
Поддерживаемые стандарты ввода-вывода LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, Differential  SSTL-15, Differential SSTL-18, Differential  SSTL-2, Differential HSTL-12, Differential HSTL-15, Differential HSTL-18, SSTL-15 (I and II), SSTL-18 (I and II), SSTL-2 (I and II), 1.2-V  HSTL (I and II), 1.5-V  HSTL (I and II), 1.8-V  HSTL (I and II)
Кол-во передатчиков LVDS (TX) 68 68 120 120 160 160 160 160
Кол-в приемников LVDS (RX) 80 80 136 136 176 176 176 176
Встроенные цепи динамического выравнивания фаз (DPA) Есть
Встроенные терминирующие резисторы (OCT) Последовательные и дифференциальные
Программируемая нагрузочная способность выходов Есть
Кол-во трансиверов со скоростью передачи
6.375 Гбит/с		 9 9 24 24 24 24 36 36
Кол-во аппаратных контроллеров PCIe
(Gen2 x 4 lane)		 1 1 2 2 2 2 2 2
Кол-во аппаратных контроллеров внешней памяти (5) 2 2 4 4 4 4 4 4
Поддерживаемые интерфейсы внешней памяти DDR3, DDR2, DDR II+ (6), QDR II, QDR II+, RLDRAM II, LPDDR (6), LPDDR2 (6)

(1) Все данные - предварительные.
     назад
(2) Общее кол-во блоков PLL, включающее блоки fPLL общего назначения и блоки fPLL трансиверов.
     назад
(3) Данные будут определены позднее.
     назад
(4) Для совместимости с уровнем 3.3 В требуется напряжение питания ввода-вывода 3.0 В.
     назад
(5) Аппаратные контроллеры внешней памяти имеют средства 16- и 32-битной коррекции ошибок (ECC).
     назад
(6) Данные интерфейсы внешней памяти не поддерживаются текущей библиотекой IP-ядер Altera.
     назад


Типы корпусов и количество линий ввода-вывода СБИС ПЛ Arria V GX/GT

Типы корпусов FBGA (F) (1)
Кол-во выводов 672 896 1152 1517
Габариты корпуса (мм) 27 x 27 31 x 31 35 x 35 40 x 40
Расстояние между соседними выводами (мм) 1.0 1.0 1.0 1.0
5AGXA1 336
9
0
(2)		 416
9
0
(2)		 320
9
0		    
5AGXA3 336
9
0
(2)		 416
9
0
(2)		 320
9
0		    
5AGXA5 336
9
0		 384
18
0		 320
9
0		 544
24
0		  
5AGXA7 336
9
0		 384
18
0		 320
9
0		 544
24
0		  
5AGXB1   384
18
0		 320
9
0		 544
24
0		 704
24
0
5AGXB3   384
18
0		 320
9
0		 544
24
0		 704
24
0
5AGXB5       544
24
0		 704
36
0
5AGXB7       544
24
0		 704
36
0
5AGTC3 336
3
4
(2)		 416
3
4
(2)		 320
3
4		    
5AGTC7   384
6
8		 320
3
4		 544
6
12		  
5AGTD3   384
6
8		 320
3
4		 544
6
12		 704
6
12
5AGTD7       544
6
12		 704
6
20

(1) Все данные - предварительные.
     назад
(2) Возможность миграции между микросхемами подсемейств Arria V GX и Arria V GT.
     назад
Верхнее значение - кол-во пользовательских линий ввода-вывода; среднее значение - кол-во трансиверных каналов 6.375 Гбит/с; нижнее значение - кол-во трансиверных каналов 10.3125 Гбит/с.
Одна пара трансиверных каналов 10.3125 Гбит/с может быть сконфигурирована как три трансиверных канала 6.375 Гбит/с.
— Возможность вертикальной миграции

© All rights reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.

Создание сайта
ОлевМедиа, 2012