Загрузка программных средств разработки
Главная / Продукция / Микросхемы / СБИС ПЛ серии Arria / семейство Arria II /

СБИС ПЛ подсемейства Arria II GX


Ресурсы СБИС ПЛ Arria II GX

  Arria II GX (напряжение питания ядра 0.9 В)  
 EP2AGX45    EP2AGX65    EP2AGX95    EP2AGX125    EP2AGX190    EP2AGX260  
Ресурсы Кол-во адаптивных логических модулей 18 050 25 300 37 470 49 640 76 120 102 600
Кол-во эквивалентных логических элементов, тысяч  43  60 89  118  180  244
Кол-во триггеров (1) 36 100 50 600 74 940 99 280 152 240 205 200
Кол-во блоков встроенного ОЗУ M9K  319    495    612    730    840    950  
Объем встроенного ОЗУ (кбит)   2 871 4 455 5 508 6 570 7 560 8 550
Объем памяти MLAB (кбит)    564    791   1 171 1 551 2 379 3 206
Кол-во умножителей
18 x 18		  232    312    448    576    656    736  
Архитектурные особенности Кол-во глобальных тактовых линий  16  
Кол-во региональных тактовых линий  48  
Кол-во периферийных тактовых линий  50    50    59    59    84    84  
Кол-во блоков PLL  4    4    6    6    6    6 
Размер конфигурационного файла (Мбит)    18    18    34    34    64    64  
Защита проекта от копирования Есть
Прочее Встроенные средства обеспечения целостности сигналов 
Подсистема ввода-вывода Поддерживаемые уровни напряжения ввода-вывода (В)    1.2, 1.5, 1.8, 2.5, 3.0, 3.3  
Поддерживаемые стандарты ввода-вывода  LVTTL, LVCMOS, PCI, PCI-X, LVDS, mini-LVDS, RSDS, LVPECL, BLVDS, Differential SSTL-18, Differential SSTL-15, Differential SSTL-2, Differential HSTL-18, Differential HSTL-12, Differential HSTL-15, SSTL-18 (I and II), SSTL-15 (I), SSTL-2 (I and II), 1.8-V HSTL (I and II), 1.5-V HSTL (I and II), 1.2-V HSTL (I and II)  
Кол-во эмулируемых каналов LVDS  56    56    64    64    96    96 
Кол-во передатчиков LVDS (TX)    84    84    104    104    144    144  
Кол-во приемников LVDS (RX)    85    85    105    105    145    145  
Встроенные цепи динамического выравнивания фаз (DPA) Есть
Встроенные терминирующие резисторы (OCT) Последовательные и дифференциальные
Кол-во трансиверов со скоростью передачи 6.375 Гбит/с   8    8    12    12    16    16  
Кол-во аппаратных контроллеров PCIe (Gen1)  1  
Поддерживаемые интерфейсы внешней памяти  DDR3, DDR2, DDR, QDR II  

(1) При использовании адаптивных логических модулей в режиме LUTREG количество триггеров может увеличиться на 50%
     назад


Типы корпусов и количество линий ввода-вывода СБИС ПЛ Arria II GX

Тип корпуса Ultra FineLine BGA (U) FineLine BGA (F)
Кол-во выводов 358 572 780 1152
Габариты корпуса (мм) 17 x 17 25 x 25 29 x 29 35 x 35
Расстояние между соседними выводами (мм) 0.8 1.0 1.0 1.0
EP2AGX45  156
4		 252
8		 364
8		  
EP2AGX65  156
4		 252
8		 364
8		  
EP2AGX95    260
8		 372
12		 452
12
EP2AGX125    260
8		 372
12		 452
12
EP2AGX190      372
12		 612
16
EP2AGX260      372
12		 612
16

Верхнее значение - кол-во пользовательских линий ввода-вывода; нижнее значение - кол-во высокоскоростных каналов (6.375 Гбит/с).
— Возможность вертикальной миграции

© All rights reserved. EFO Ltd. При использовании материалов ссылка на источник обязательна.

Создание сайта
ОлевМедиа, 2012