С выходом новой версии САПР Quartus - Quartus Prime 15.1 произошли обновления и в IP-ядрах, разработанных фирмой Altera.
Для своих IP-ядер Altera предлагает готовые примеры. Они динамически конфигурируются в зависимости от праметров, заданных пользователем и подготовлены для работы с отладочными платами Altera. На данный момент новые примеры доступны для таких сложных IP-ядер, как интерфейсы внешней памяти, Low Latency 10G Ethernet MAC, Low Latency 40G / 100G Ethernet MAC, PCI Express. Altera предлагает посмотреть видеоролик, в котором показано, как запустить такой пример за несколько кликов мыши.
Расширены возможности средства отладки интерфейсов внешней памяти - EMIF Debug Toolkit. Добавлены новые следующие IP-ядра:
- DDR4 LRDIMM;
- QDR II и QDR+Xtreme;
- QDRIV - поддержка частоты 1066 МГц.
Обновлено ядро контроллера высокоскростного последовательного интерфейса памяти Hybrid Memory Cube.
Обновлены IP-ядра протоколов высокоскоростной передачи данных:
- Аппаратное IP-ядро PCI Express для Arria 10;
- IP-ядро Interlaken 50G / 100G;
- Увеличена производительность IP-ядра SerialLite III Streaming;
- Пропускная способность IP-ядра JESD204B для Arria 10 увеличена до 13.5 Гбит/с;
Улучшены и дополнены IP-ядра 10 гигабитного Ethernet Low Latency Ethernet 10G MAC и 10G Multi-rate Ethernet PHY:
- Площадь занимаемая ими на кристалле уменьшена на 46%, при этом производительность увеличена на 54% по сравнению с предыдущими версиями этих IP-ядер;
- Добавлена поддержка нового протокола 2.5G Ethernet, позволяющего передавать данные со скоростью в 2,5 раза выше, чем 1G Ethernet используя те же физические линии связи (кабели, разъемы). Altera предлагает ознакомиться с видеороликом, посвященным данному стандарту и решениям Altera в этой области.
Обновлены IP-ядра, предназначенные для передачи видео:
- Для контроллеров HDMI и DisplayPort добавлена поддержка разрешения 4Kp60 (Arria 10);
- Для контроллера SDI добавлен пример проекта для различных скоростей передачи.
Появилось большое количество новых IP-ядер для упреждающей коррекции ошибок (FEC):
- Быстрый код Рида-Соломона (HSRS);
- Код с малой плотностью проверок на чётность (LDPC);
- Код Боуза — Чоудхури — Хоквингема (BCH);
- Турбо-код.
Обновлен процессор Nios II и среда разработки Embedded Design Suite.
