Компания Altera объявила о том, что заявленное ранее двукратное увеличение производительности в Startix® 10 FPGA и SoC, по сравнению с предыдущим поколением высокопроизводительных СБИС ПЛ (Stratix V), успешно реализовано. Altera осуществляет совместную работу, в соответствии с программой раннего доступа к новым разработкам, с несколькими клиентами, представляющими различные сферы электронной промышленности, для тестирования производительности реализации их проектов в СБИС ПЛ Stratix 10. Результаты этих тестов были оценены клиентами по достоинству. Огромный скачок в производительности Stratix 10 по сравнению с предыдущим поколением обусловлен применением технологического процесса Intel 14-нм Tri-Gate и инновационной архитектуры Stratix 10 HyperFlex™. Это архитектура коммуникационной фабрики ядра нового поколения. Она является самым крупным достижением в области разработки СБИС ПЛ за последние десять лет.
В дополнение к тестам производительности клиентских проектов, Altera оптимизировала некоторые свои синтезируемые IP-ядра под архитектуру Startix 10 HyperFlex, что позволило увеличить их производительность в два раза. К примеру, набор IP-ядер для оптических транспортных сетей (OTN), работавший на частоте 350 МГц в высокопроизводительных СБИС ПЛ предыдущего поколения, в Stratix 10 сможет работать на частоте свыше 700 МГц. Перевод IP-ядра Altera 400 GbE со Stratix V на Stratix 10 позволит сократить ширину информационного канала с 1024 разрядов до 512.
Благодаря технологии Intel 14-нм Tri-Gate и архитектуре HyperFlex, СБИС ПЛ нового поколения Stratix 10 FPGA и SoC будут работать на частоте до 1 ГГц. Энергопотребление по сравнению с предыдущим поколением будет существенно снижено (до 70%). Stratix 10 FPGA и SoC будут иметь самую высокую cтепень интеграции. Ниже приведены основные особенности СБИС ПЛ Startix 10:
- Логическая емкость свыше 4 млн. эквивалентных логических элементов (LEs);
- Суммарная производительность аппаратных DSP-блоков свыше 10 Тфлопс (одинарная точность);
- Пропускная способность приемопередатчиков увеличена в 4 раза по сравнению с предыдущим поколением, будут доступны приемопередатчики 28 Гбит/с для объединительных плат, а также приемопередатчики 56 Гбит/с;
- Четырехъядерная 64-битная процессорная система третьего поколения ARM Cortex-A53;
- Возможность построения системы-в-корпусе совместно с микросхемами статической и динамической памяти, специализированными ИС, процессорами, аналоговыми ИС.
Более подробная информация по данной теме на официальном сайте Altera: http://newsroom.altera.com/press-releases/nr-s10-benchmarks.htm
