Компания Altera аннонсировала семейство Stratix 10 еще в 2013 году, но только сейчас начинает раскрывать его характеристики и архитектурные особенности. Производительность СБИС ПЛ и систем-на-кристалле (СнК) Stratix 10 будет в два раза выше, чем у существующих высокопроизводительных микросхем программируемой логики (Stratix V), логическая емкость составит до 5,5 млн. эквивалентных логических элементов.
Основные особенности семейства Stratix 10:
- Инновационная архитектура HyperFlex и технология Intel 14 нм Tri-Gate обеспечивают в два раза лучшую производительность при сниженном энергопотреблении;
- Технология 3D SiP (система-в-корпусе) обеспечивает масштабируемость, гибкость и малое время выхода на рынок продуктов, использующих высокоскоростные приемопередатчики;
- Блок Secure Device Manager обеспечивает всестороннюю защиту СБИС ПЛ Startix 10.
HyperFlex - это инновационная архитектура СБИС ПЛ, имеющая регистры не только в логических элементах, но и во всех узлах матрицы межсоединений. Данные регистры позволяют наилучшим образом добиться максимального быстродействия разрабатываемого устройства за счет перераспределения задержек (retiming), конвейеризации и других методов. Применение архитектуры HyperFlex позволит разработчикам значительно сократить критические пути и транспортные задержки и быстро достичь требуемых временных параметров разрабатываемого устройства. Двукратное увеличение производительности позволяет снизить аппаратные затраты и энергопотребление при сохранении пропускной способности, за счет сокращения разрядности шин данных.. Применение архитектуры HyperFlex совместно с технологией Intel 14 нм Tri-Gate позволило сократить энергопотребление Startix 10 на 70% по сравнению с предыдущим поколением. Подробнее об архитектуре HyperFlex: www.altera.com/hyperflex.
Все СБИС ПЛ и СнК семейства Stratix 10 реализованы в виде гетерогенных систем-в-корпусе 3D SiP (System-in-Package): ядро системы - матрица логических элементов (до 5.5 млн. ЛЭ) расположена на отдельном кристалле, объединенном с остальными компонентами по технологии EMIB (Embedded Multi-die Interconnect Bridge) от Intel. Применение этой технологии позволяет реализовывать гибкие и масштабируемые системы-в-корпусе, обеспечивая максимальный размер логического ядра. Технология EMIB позволяет достичь значительно большего быстродействия и целостности сигналов при меньшей сложности и стоимости, по сравнению с альтернативными технологиями, применяющими интерпозер - промежуточную кремниевую пластину с переходными отверстиями между кристаллами и основанием корпуса. В СБИС ПЛ Startix 10 технология EMIB использована для объединения кристаллов, содержащих трансиверы с кристаллом, содержащим логическое ядро СБИС ПЛ. Использование такого гетерогенного подхода позволит Altera быстро реализовывать различные варианты исполнения Startix 10 в соответствии с запросами рынка. Использование 3D SiP позволит в будущем существенно расширить возможности семейства: увеличить скорость трансиверов (56 Гбит/с), реализовать поддержку новых стандартов передачи данных (PCIe Gen4, Multi-Port Ethernet), добавить в устройство высокопроизводительную память, аналоговые схемы.
Максимальную защиту проекта в Startix 10 обеспечивает Secure Device Manager (SDM) за счет применения посекторного шифрования и аутентификации, многофакторной аутентификации, физически неклонируемой функции - Physycal Unclonable Function (PUF). Данные средства защиты были разработаны совместно с Athena Group и Intrinsic ID и имеют высокое быстродействие. Благодаря этому Startix 10 является отличным решением в системах военного назначения, в системах безопасности облачных хранилищ и вычислительных центров и в прочих системах, предъявляющих высокие требования к многоуровневой защите.
Основные характеристики микросхем Stratix 10:
- До 5.5 миллионов эквивалентных логических элементов (MLEs) на одном кристалле;
- До 144 высокоскоростных приемопередатчиков (трансиверов), их суммарная пропускная способность в четыре раза выше, чем в самых производительных СБИС ПЛ предыдущих поколений;
- Трансиверы расположены на отдельных кристаллах и объединены с программируемой логической матрицей по технологии 3D SiP;
- В составе СнК аппаратная процессорная система на базе 64-разрядного четырехъядерного процессора ARM Cortex-A53, работающего на частоте до 1.5 ГГц;
- Аппаратные DSP-блоки для обработки чисел с плавающей точкой позволяют достичь производительности до 10 ТФлопс;
- Блок управления конфигурацией и безопасностью Secure Device Manager обеспечивает разностороннюю защиту СБИС ПЛ, в том числе защиту от одиночных сбоев (SEU) вызванных тяжелыми заряженными частицами;
- Имеются совместимые по выводам СБИС ПЛ семейства Arria 10, что позволяет осуществлять миграцию между семействами;
Выпуск первых инженерных образцов микросхем Stratix 10 запланирован на осень 2015.
Оригинальный текст пресс-релиза на официальном сайте Altera: http://newsroom.altera.com/press-releases/nr-altera-stratix10.htm
