Для разработчиков, заинтересованных в применении IP-ядра CPRI, предлагается пример разработки, содержащий проекты ведущего (REC/BTC) и подчиненного (RE/RRH) устройств.
Проект ведущего устройства выполнен на ПЛИС Stratix IV GX, проект подчиненного - на ПЛИС Arria II GX. В обоих проектах для управления IP-ядром CPRI используется встраиваемая синтезируемая система на базе процессорного ядра Nios II.
В примере разработки реализованы алгоритмы динамического управления скоростью передачи и автоматического согласования скоростей передачи ведущего и подчиненного устройств.
