Новые микросхемы предоставляют разработчикам в два раза больше логических ресурсов по сравнению с микросхемами предыдущих семейств, без увеличения энергопотребления и стоимости.
В микросхемах Stratix V реализован ряд новых функций:
- поддержка интерфейса внешней памяти DDR3 SDRAM с тактовой частотой до 800 МГц;
- режим частичной реконфигурации (partial reconfiguration), который позволяет изменить функциональность блоков проекта, реализацию используемых IP-ядер, или настройки трансиверов без нарушения работы прочих частей проекта;
- встроенные дробные PLL, которые позволяют синтезировать частоту с большей, по сравнению с целочисленными точностью. Наличие встроенных дробных PLL позволит отказаться от применения внешних ГУН (генераторов, управляемых напряжением) и большого количества генераторов опорных тактовых сигналов.
- встроенные блоки Embedded Hardcopy, предназначенные для аппаратной реализации различных интерфейсов, специализированных функций и IP-ядер. На сегодняшний день блоки Embedded Hardcopy содержат реализацию контроллера PCI Express Gen1/Gen2. Реализация других функций будет доступна в следующих версиях САПР Quartus II.
Кроме того, ПЛИС нового семейства содержат средства защиты проекта от несанкционированного копирования и блок контроля целостности конфигурации.
ПЛИС Startix V разделяются на следующие подсемейства:
- Stratix V GT - ПЛИС, оптимизированные для решения высокоскоростных задач (например 40G/100G/400G). Содержат встроенные трансиверы с максимальной скоростью передачи данных 28 гигабит в секунду;
- Stratix V GX - ПЛИС, предназначенные для решения широкого круга задач. Содержат встроенные трансиверы с максимальной скоростью передачи данных 12,5 гигабит в секунду;
- Stratix V GS - ПЛИС, оптимизированные для решения задач цифровой обработки сигналов с переменной точностью. Содержат встроенные трансиверы с максимальной скоростью передачи данных 12,5 гигабит в секунду;
- Stratix V E - ПЛИС, оптимизированные для решения задач прототипирования заказных микросхем (ASIC), где требуется высокая логическая емкость (более одного миллиона эквивалентных логических элементов). Микросхемы этого подсемейства не имеют встроенных трансиверов и блоков Embedded Hardcopy.
ПЛИС семейства Stratix V будут выпускаться по технологии 28 нанометров.
Более подробную информацию о новом семействе ПЛИС Stratix V можно получить на сайте Altera.
